برنامه نویسی در زبان VHDL به دو صورت ترکیبی و ترتیبی می باشد. VHDL ترتیبی به صورت خط به خط اجرا می شود. اما VHDL ترکیبی به صورت همزمان اجرا شود.این قابلیت به دلیل وجود ساختارهای موازی در FPGA است و در واقع مزیت FPGAها همین است.
درVHDL ترکیبی ترتیب نوشتن عبارت در آرشیتکت برنامه اهمیتی ندارد. به عنوان مثال:
architecture rtl of example is
begin
a <= a1 or a2; -- (1)
b <= b1 and b2; -- (2)
;end architecture
در مثال بالا عبارت 1 و 2 با هم انجام می شوند.
مثال نیم جمع کننده:
;Library ieee ;use ieee.std_logic_1164.all entity half_adder is ;port(a,b:in bit; s,c:out bit) ;end half_adder architecture rtl of half_adder is begin ;s <= a xor b ;c <= a and b ;end rtl |